AMD计划在下一代Zen 6处理器中引入全新的D2D互连技术，以取代现有的SERDES方案。该技术已在Strix Halo APU上得到验证，表现出显著的功耗优化和延迟改进。

自Zen 2时代起，AMD一直在使用SERDES PHY技术来实现CCD芯粒间的高速互连。位于CCD边缘的串行器将并行数据转为串行比特流，再跨封装传输至I/O/SoC芯片，最后再反向解串。然而，随着NPU等新模块的引入，现有方法已无法满足芯片间对更低延迟、更高带宽的需求。

在Strix Halo APU上，AMD通过台积电的InFO-oS技术和RDL技术，引入了新的互连方式。具体来说，在芯片与基板之间的中介层布设多条细小的并行导线，实现宽并行端口通信；移除了传统SERDES模块，取而代之的是矩形的微型焊盘阵列，典型的扇出结构特征；数据无需再经历串行化与反串行化过程，降低了功耗与延迟，同时可通过增加端口数量来扩展带宽。

尽管这种“海量布线”方法带来了明显收益，但也增加了设计复杂度。业界预计，Strix Halo的互连创新将延续到Zen 6处理器，为AMD在能效与性能平衡上提供新的优势。